Verification by Error Modeling: Using Testing Techniques in Hardware Verification - Frontiers in Electronic Testing - Katarzyna Radecka - Kirjat - Springer-Verlag New York Inc. - 9781441954022 - tiistai 7. joulukuuta 2010
Mikäli Kansi ja otsikko eivät täsmää, on otsikko oikein

Katarzyna Radecka
Verification by Error Modeling: Using Testing Techniques in Hardware Verification - Frontiers in Electronic Testing Softcover reprint of the original 1st ed. 2003 edition

Hinta
€ 104,49

Tilattu etävarastosta

Arvioitu toimitus pe - ma 3. - 13. heinä

Asiakkaamme sanovat:

14 päivän palautusoikeus
Huippuarvosana Trustpilotissa
Lisää iMusic-toivelistallesi
tai

Löytyy myös muodossa:

Although there are no widely adhered standards for a design flow, most companies have their own established practices, which they follow closely for in-house design processes. In practice, initial phases of preparing a design specification are susceptible to potential errors, as it is very difficult to grasp all the details in a complex design.

216 pages, biography

Media Kirjat     Paperback Book   (Kirja pehmeillä kansilla ja liimatulla selällä)
Julkaisupäivämäärä tiistai 7. joulukuuta 2010
ISBN13 9781441954022
Tuottaja Springer-Verlag New York Inc.
Sivujen määrä 216
Mitta 155 × 235 × 12 mm   ·   331 g
Kieli Englanti  

Mere med samme udgiver

Katso kaikki joka sisältää Katarzyna Radecka ( Esim. Hardcover Book Ja Paperback Book )