Formal Semantics and Proof Techniques for Optimizing VHDL Models - Kothanda Umamageswaran - Kirjat - Springer-Verlag New York Inc. - 9781461373315 - perjantai 26. lokakuuta 2012
Mikäli Kansi ja otsikko eivät täsmää, on otsikko oikein

Formal Semantics and Proof Techniques for Optimizing VHDL Models Softcover reprint of the original 1st ed. 1999 edition

Kothanda Umamageswaran

Hinta
R 2.104,30

Tilattu etävarastosta

Arvioitu toimitus ke - to 6. - 14. elo

Asiakkaamme sanovat:

14 päivän palautusoikeus
Huippuarvosana Trustpilotissa
Lisää iMusic-toivelistallesi
Eller

Löytyy myös muodossa:

Formal Semantics and Proof Techniques for Optimizing VHDL Models Softcover reprint of the original 1st ed. 1999 edition

a

158 pages, biography

Media Kirjat     Paperback Book   (Kirja pehmeillä kansilla ja liimatulla selällä)
Julkaisupäivämäärä perjantai 26. lokakuuta 2012
Alunperin julkaistu 1998
ISBN13 9781461373315
Tuottaja Springer-Verlag New York Inc.
Sivujen määrä 158
Mitta 155 × 235 × 9 mm   ·   267 g
Kieli English  

Katso kaikki joka sisältää Kothanda Umamageswaran ( Esim. Hardcover Book Ja Paperback Book )