Vinkkaa tuotetta kavereillesi:
SystemVerilog for Hardware Description: RTL Design and Verification Vaibbhav Taraate 2020 edition
Hinta
€ 79,99
Tilattu etävarastosta
Arvioitu toimitus ti - ke 6. - 14. tammi 2026
Joululahjoja voi vaihtaa 31.1. asti
Lisää iMusic-toivelistallesi
tai
Löytyy myös muodossa:
SystemVerilog for Hardware Description: RTL Design and Verification
Vaibbhav Taraate
This book introduces the reader to FPGA based design for RTL synthesis. The book builds the story from basic fundamentals of FPGA based designs to advance RTL design and verification concepts using SystemVerilog.
252 pages, 95 Illustrations, color; 9 Illustrations, black and white; XXI, 252 p. 104 illus., 95 ill
| Media | Kirjat Paperback Book (Kirja pehmeillä kansilla ja liimatulla selällä) |
| Julkaisupäivämäärä | perjantai 11. kesäkuuta 2021 |
| ISBN13 | 9789811544071 |
| Tuottaja | Springer Verlag, Singapore |
| Sivujen määrä | 252 |
| Mitta | 233 × 156 × 18 mm · 432 g |
Lisää tuotteita Vaibbhav Taraate
Näytä kaikkiKatso kaikki joka sisältää Vaibbhav Taraate ( Esim. Paperback Book Ja Hardcover Book )