Logic Synthesis and Verification Algorithms - Gary D. Hachtel - Kirjat - Springer-Verlag New York Inc. - 9781475770360 - maanantai 18. maaliskuuta 2013
Mikäli Kansi ja otsikko eivät täsmää, on otsikko oikein

Gary D. Hachtel
Logic Synthesis and Verification Algorithms Softcover reprint of the original 1st ed. 1996 edition

Hinta
€ 87,49

Tilattu etävarastosta

Arvioitu toimitus to - pe 12. - 20. marras
Joululahjoja voi vaihtaa 31.1. asti
Saat ilmoituksen artistin Gary D. Hachtel uusista julkaisuista

Asiakkaamme sanovat:

14 päivän palautusoikeus
Huippuarvosana Trustpilotissa
Lisää iMusic-toivelistallesi
tai

Ei vielä arvioitu

Logic Synthesis and Verification Algorithms is a textbook designed for courses on VLSI Logic Synthesis and Verification, Design Automation, CAD and advanced level discrete mathematics. Logic Synthesis and Verification Algorithms is about the theoretical underpinnings of VLSI (Very Large Scale Integrated Circuits).

596 pages, biography

Media Kirjat     Paperback Book   (Kirja pehmeillä kansilla ja liimatulla selällä)
Julkaisupäivämäärä maanantai 18. maaliskuuta 2013
ISBN13 9781475770360
Tuottaja Springer-Verlag New York Inc.
Sivujen määrä 564
Mitta 178 × 254 × 31 mm   ·   1,03 kg
Kieli Englanti  

Lisää samalta julkaisijalta

Katso kaikki joka sisältää Gary D. Hachtel