ASIC Design and Synthesis: RTL Design Using Verilog - Vaibbhav Taraate - Kirjat - Springer Verlag, Singapore - 9789813346413 - torstai 7. tammikuuta 2021
Mikäli Kansi ja otsikko eivät täsmää, on otsikko oikein

ASIC Design and Synthesis: RTL Design Using Verilog 1st ed. 2021 edition

Vaibbhav Taraate

Hinta
HK$ 1.758,90

Tilattu etävarastosta

Arvioitu toimitus ke - to 2. - 10. heinä

Asiakkaamme sanovat:

14 päivän palautusoikeus
Huippuarvosana Trustpilotissa
Lisää iMusic-toivelistallesi
Eller

Löytyy myös muodossa:

ASIC Design and Synthesis: RTL Design Using Verilog 1st ed. 2021 edition

This book describes simple to complex ASIC design practical scenarios using Verilog. It also covers architecture design strategies, multiple clock domain designs, low-power design techniques, DFT, pre-layout STA and the overall ASIC design flow with case studies.

330 pages, 184 Illustrations, color; 127 Illustrations, black and white; XXI, 330 p. 311 illus., 184

Media Kirjat     Hardcover Book   (Sidottu kirja kovilla kansilla sekä suojakannella)
Julkaisupäivämäärä torstai 7. tammikuuta 2021
ISBN13 9789813346413
Tuottaja Springer Verlag, Singapore
Sivujen määrä 330
Mitta 694 g
Näytä kaikki

Lisää tuotteita Vaibbhav Taraate

Katso kaikki joka sisältää Vaibbhav Taraate ( Esim. Paperback Book Ja Hardcover Book )