Logic Synthesis and SOC Prototyping: RTL Design using VHDL - Vaibbhav Taraate - Kirjat - Springer Verlag, Singapore - 9789811513169 - lauantai 30. tammikuuta 2021
Mikäli Kansi ja otsikko eivät täsmää, on otsikko oikein

Logic Synthesis and SOC Prototyping: RTL Design using VHDL 2020 edition

Vaibbhav Taraate

Hinta
zł 362,90

Tilattu etävarastosta

Arvioitu toimitus ti - ke 8. - 16. heinä

Asiakkaamme sanovat:

14 päivän palautusoikeus
Huippuarvosana Trustpilotissa
Lisää iMusic-toivelistallesi
Eller

Logic Synthesis and SOC Prototyping: RTL Design using VHDL 2020 edition

This book describes RTL design, synthesis, and timing closure strategies for SOC blocks. It covers high-level RTL design scenarios and challenges for SOC design. The book covers the Synopsys DC, PT commands, and use of them to constraint and to optimize SOC design.

251 pages, XIX, 251 p.

Media Kirjat     Paperback Book   (Kirja pehmeillä kansilla ja liimatulla selällä)
Julkaisupäivämäärä lauantai 30. tammikuuta 2021
ISBN13 9789811513169
Tuottaja Springer Verlag, Singapore
Sivujen määrä 251
Mitta 500 g
Näytä kaikki

Lisää tuotteita Vaibbhav Taraate

Katso kaikki joka sisältää Vaibbhav Taraate ( Esim. Paperback Book Ja Hardcover Book )